TECHNOSUP


Les FILIERES TECHNOLOGIQUES des ENSEIGNEMENTS SUPERIEURS

ÉLECTRONIQUE NUMÉRIQUE

Systèmes électroniques numériques complexes

Modélisation et mise en œuvre Cours et exercices corrigés

Alexandre NKETSA Damien DELAUZUN



half there with the delice of the man

TABLE DES MATIERES

CHAPITRE 1 - Outils de développement (IDE)	15
1. LE ROLE D'UN IDE	15
2. CARACTERISTIQUES GENERALES D'UN IDE	15
3. CREATION ET GESTION DE PROJET	18
3.1 Les fichiers d'un projet	18
3.2 Les principales étapes de gestion d'un projet	19
4. LES AVANTAGES D'UN IDE	22
4.1 Choix du composant cible	22
4.2 Les contraintes	22
4.3 Règles de conception	23
5. EXEMPLE D'UN IDE : Quartus II de Altera	23
CHAPITRE II - Représentation des nombres et calculs	25
1, REPRESENTATION DES NOMBRES	25
1.1 Principe	25
1.2 Les bases usuelles	25
1.3 Changements de base	26
2. REPRESENTATION ET STOCKAGE DES NOMBRES BINAIRES	27
2.1 Codage binaire naturel ou nombres binaires non signés	27
2.2 Nombres binaires signés en représentation en complément à 2	28
2.3 Nombres binaires fractionnaires	32
2.4 Code BCD	33
2.5 Code ASCII	34
2.6 Nombres binaires en virgule fixe	34
2.7 Nombres binaires en virgule flottante	35
3. STOCKAGE DES INFORMATIONS BINAIRES EN MEMOIRE	40
3,1 Stockage	40
3.2 Interprétation des nombres binaires	41
4. CALCUL	41
4.1 Introduction	41
4.2 Addition et Soustraction des nombres binaires	41
4.3 Multiplication et division des nombres binaires	54
4.4 Addition, soustraction des nombres BCD	55
4.5 Addition, soustraction, multiplication et division des nombres en virg.	ile flottante
	58
5. EXERCICES	61
5.1 Conversions de nombres	61
5.2 Interprétation des nombres binaires	61
5.3 Calculs	61
5.4 Eléments de correction	63

7	HAPITRE III -Rappels sur la Logique Combinatoire	73
	1. DEFINITIONS ET APPROCHE CLASSIQUE DE LA LOGIQUE COMBI	NATOIRE
	1. DELETHOMS ET THE ROCKE CERESIQUE DE STERSIQUE CONTRE	73
	1.1 Les états logiques	73
	1.2 Variables logiques	73
	1.3 Opérateurs logiques de base (NON, ET et OU)	73
	1.4 Algèbre de Boole	74
	1.5 Opérateurs usuels (NON-ET, NON-OU et OU-EXCLUSIF)	74
	1.6 Fonction logique	76
	2. TABLE DE VERITE DE BASE	76
	2.1 Définitions	76
	2.2 Caractéristiques d'une table de vérité	78
	3. SIMPLIFICATION DE FONCTION COMBINATOIRE	78
	4. DESCRIPTION DES FONCTIONS DE MOYENNE COMPLEXITE	79
		79
	4.1 Multiplexage 4.2 Transcodage	80
	4.3 Calcul arithmétique	81
	5. DEFINITIONS ET APPROCHE EVOLUEE DE LA LOGIQUE COMBINA	
	5.1 Notation	84
		84
	5.2 Opérateurs 5.3 Table de vérité à variables introduites	85
	6. OPERATEURS ET FONCTIONS COMBINATOIRES COURANTES DA	
		90
	CONTEXTE D'UN IDE	90
	6.1 Les opérateurs dans le contexte d'une IDE	91
	6.2 Réalisation des fonctions combinatoires	100
	7. EXERCICES	100
	7.1 Table de vérité à variables introduites	100
	7.2 Réalisation de fonctions logiques	
	7.3 Eléments de correction	103
C	HAPITRE IV - Rappels de la logique séquentielle de base	109
	1. LA LOGIQUE SEQUENTIELLE	109
	1.1 Définition	109
	1.2 Schéma de principe	109
	1.3 Types de mémoire	109
	2. LES BASCULES	110
	2.1 Bascule Asynchrone : bascule RS	110
	2.2 Bascules synchrones	112
	3. LES SYSTEMES SEQUENTIELS SYNCHRONES SIMPLES	115
	3.1 Structure générale	115
	3.2 Méthode d'étude des systèmes séquentiels simples	115
	3.3 Application de la méthode d'étude	116
	4. LES GENERATEURS SYNCHRONES DE SEQUENCES SIMPLES	120
	4.1 Compteur / décompteur modulo 2 ⁿ simple	120
	4.2 Compteur-décompteur modulo 2 simple 4.2 Compteur-décompteur généralisé modulo 2 ⁿ	128
	4.3 Générateur de séquences quelconques simples	133
	The Constitution of Sequences querestiques simples	22.5

	1
5. EXERCICES 5.1. Application do la démanda de contidad de contida	130
5.1 Application de la démarche de synthèse des systèmes séquentiels synchrones simples	130
5.2 Eléments de correction	13
5.2 Elements de Correction	15
CHAPITRE V - Structure matérielle et schéma temporel des CPLD et FPGA	14
1. STRUCTURE ET FONCTIONNEMENT DES CIRCUITS LOGIQUES	
PROGRAMMABLES	143
1.1 Structure et fonctionnement des SPLD	14
1.2 Structure et fonctionnement des CPLD	14
1.3 Structure et fonctionnement des FPGA	14
2. AUTRES INFORMATIONS SUR LES CIRCUITS LOGIQUES	
PROGRAMMABLES	14
2.1 Intégration de fonctions supplémentaires dans les circuits logiques programma	14
2.2 Programmabilité et points de connexions	14
2.3 Critères de choix CPLD – FPGA	14
2.4 Quelques fabricants de CPLD et FPGA	[4
3. SCHEMA TEMPOREL DES CPLD et FPGA	14
3.1 Les divers Temps dans les circuits logiques programmables	14
3.2 Fréquence maximale de fonctionnement (fmax)	15
3.3 Notion de Métastabilité	15
CHAPTIRE VI - Modeles de representation des systèmes electroniques complexe	\$ 15
1. L'UTILISATION DE MODELES DE REPRESENTATION	15
L'UTILISATION DE MODELES DE REPRESENTATION MODELE COMBINATOIRE : table de vérité à variables introduites	15
L'UTILISATION DE MODELES DE REPRESENTATION MODELE COMBINATOIRE : table de vérité à variables introduites MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis	15° 15°
L'UTILISATION DE MODELES DE REPRESENTATION MODELE COMBINATOIRE : table de vérité à variables introduites MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions	15° 15° 15°
L'UTILISATION DE MODELES DE REPRESENTATION MODELE COMBINATOIRE : table de vérité à variables introduites MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états	15° 15° 15° 15°
L'UTILISATION DE MODELES DE REPRESENTATION MODELE COMBINATOIRE : table de vérité à variables introduites MODELE SEQUENTIEL A UN ETAT ACTIF : Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions	15° 15° 15° 15° 15° 16°
L'UTILISATION DE MODELES DE REPRESENTATION MODELE COMBINATOIRE : table de vérité à variables introduites MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états	15' 15' 15' 15' 16' ique
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri	15° 15° 15° 15° 16 ique 16°
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri	15° 15° 15° 15° 16 ique 16°
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri	15° 15° 15° 16° 16° 16°
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION :	15° 15° 15° 16° 16° 16° 16°
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET	150 150 150 150 160 160 160 160 170
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET 4.1 Généralités 4.2 Les éléments de représentation du Grafcet 4.3 Les motifs de base	15° 15° 15° 16° 16° 16° 17° 17° 17° 17°
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET 4.1 Généralités 4.2 Les éléments de représentation du Grafcet	157 156 159 16 16 160 160 170 170 177 177
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET 4.1 Généralités 4.2 Les éléments de représentation du Grafcet 4.3 Les motifs de base 4.4 Les règles d'évolution 4.5 Les actions dans un Grafcet	15° 156 15° 16° 16° 16° 17° 17° 17° 17° 17° 17°
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET 4.1 Généralités 4.2 Les éléments de représentation du Grafcet 4.3 Les motifs de base 4.4 Les règles d'évolution	157 158 159 169 160 160 170 170 170 171 173 175
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF : Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET 4.1 Généralités 4.2 Les éléments de représentation du Grafcet 4.3 Les motifs de base 4.4 Les règles d'évolution 4.5 Les actions dans un Grafcet 4.6 Exemples de Grafcet	15° 158 159 15° 16° 16° 17° 17° 17° 17° 17° 17° 17°
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF ; Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET 4.1 Généralités 4.2 Les éléments de représentation du Grafcet 4.3 Les motifs de base 4.4 Les règles d'évolution 4.5 Les actions dans un Grafcet 4.6 Exemples de Grafcet CHAPITRE VII - Un langage de haut niveau de description des systèmes électron	157 158 159 161 160 160 160 170 170 171 172 173 175
1. L'UTILISATION DE MODELES DE REPRESENTATION 2. MODELE COMBINATOIRE : table de vérité à variables introduites 3. MODELE SEQUENTIEL A UN ETAT ACTIF : Machine à états finis 3.1 Deux éléments distincts : Evolution et Génération des actions 3.2 Le graphe d'états 3.3 La génération des actions 3.4 Remarques sur la mise en œuvre d'une machine à états en électronique numéri 3.5 Mise en œuvre des MAE par équations 4. MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION : GRAFCET 4.1 Généralités 4.2 Les éléments de représentation du Grafcet 4.3 Les motifs de base 4.4 Les règles d'évolution 4.5 Les actions dans un Grafcet 4.6 Exemples de Grafcet CHAPITRE VII - Un langage de haut niveau de description des systèmes électron numériques : le VHDL	157 158 159 169 160 160 170 170 172 173 175 177
 MODELE COMBINATOIRE: table de vérité à variables introduites MODELE SEQUENTIEL A UN ETAT ACTIF; Machine à états finis Deux éléments distincts: Evolution et Génération des actions Le graphe d'états La génération des actions La génération des actions Remarques sur la mise en œuvre d'une machine à états en électronique numéri Mise en œuvre des MAE par équations MODELE SEQUENTIEL AVEC DU PARALLELISME D'EVOLUTION: GRAFCET Généralités Les éléments de représentation du Grafcet Les motifs de base Les règles d'évolution Les actions dans un Grafcet 	157 158 159 161 160 160 160 170 170 171 172 173 175

12	
3.1 Notations et considérations élémentaires	18:
3.2 Les types du langage et déclaration de type	182
3.3 Les mots réservés en VHDL	184
3.4 Les objets du langage et les déclarations	185
3.5 Les opérateurs du VHDL	186
3.6 Les expressions	18
3.7 Approche générale d'un système en VHDI.	189
3.8 Notion de composant	19
3.9 Notions de librairies et notion de package	19
3.10 Structure des fichiers VHDL	193
4. LES INSTRUCTIONS	193
4.1 Instructions du mode concurrent (IMC)	193
4.2 Instructions du mode séquentiel (IMS)	200
4.3 Instructions de boucle du mode séquentiel	20
4.4 Exemples simples d'utilisation des instructions de base	205
CHAPITRE VIII - Mise en œuvre des modèles en VHDL	21
1. DESCRIPTION EN VHDL-DU MODELE COMBINATOIRE	21:
1.1 Introduction	21
1.2 Règles générales	21
1.3 Méthodes	212
2. DESCRIPTION EN VHDL DU MODELE SEQUENTIEL SIMPLE	210
2.1 Modèle séquentiel asynchrone (cas simple)	210
2.2 Modèle séquentiel synchrone simple	210
3. DESCRIPTION EN VHDL DU MODELE MACHINE A ETATS	220
3.1 Schéma général de mise en œuvre	226
3.2 Codage de la machine à états	22
3.3 Exemple complet de mise en œuvre d'une MAE	23
4. DESCRIPTION EN VHDL DU MODELE GRAFCET	232
4.1 Schéma général de mise en œuvre	232
4.2 Codage du grafcet en VHDL	23
5. EXERCICES	243
5.1 Modèle combinatoire	243
5.2 Modèle séquentiel simple	243
5.3 Modèle Machine à états	244
5.4 Modèle Grafcet	244
5.5 Eléments de correction des exercices	246
CHAPITRE IX - Approche structurée des systèmes complexes	257
	= 7
1. SYSTEMES COMPLEXES	258
1.1 Approche composant	258
1.2 L'architecture	258
1.3 Représentation du système	260
2. SYSTEMES SYNCHRONES	264
2.1 Vue externe et interne d'un système synchrone complexe	265
2.2 Rôles, attributs et utilisation des entrées et des sorties d'un système synchrone	265
2.3 Approche de construction d'un système synchrone	269

	13
3. SYSTEMES MULTI-HORLOGES	273
3.1 Interface de synchronisation de type FIFO	273
3.2 Interface de synchronisation de type poignée de main (handshake)	275
4. SYSTEMES MIXTES : MICROCONTROLEUR-FPGA	276
5. EXEMPLES D'APPLICATION	279
5.1 Compteur BCD modulo 60	279
5.2 Compteur complexe	284
CHAPITRE X - Exercices de synthèse	295
1. SYSTEMES COMBINATOIRES	295
1.1 Unité de calcul	295
1.2 Correction du résultat d'un calcul	297
1.3 Additionneur soustracteur BCD	298
2. SYSTEMES COMPLEXES	299
2.1 Gestion de feux de carrefour	299
2.2 Générateur de signaux PWM	307
2.3 L'unité Capture	311
2.4 Fréquencemètre - Périodemètre à changement automatique de gamme	314
2.5 Communication série synchrone type SPI (Serial Peripheral Interface)	319
NDEX	325